BİLGİSAYAR MÜHENDİSLİĞİ - YL

Sayısal devre tasarımında şematik çizim yaklaşımını kullanan geleneksel yöntemler, günümüzde yerini donanım tanımlama dillerini (HDL'ler) kullanan bilgisayar destekli tasarım yöntemlerine bırakmaktadır. Bu yaklaşım, özellikle, VLSI teknolojisinin gelişmesiyle birlikte artan tasarım karmaşıklığını aşma ve SOC tabanlı tasarımları daha kısa sürede uygulanır hale getirme fırsatı sunmaktadır. Bu kapsamda endüstride yaygın kabul gören Verilog ve VHDL dilleri IEEE standartları haline gelmiştir. Günümüzde tasarımcılar bu diller vasıtasıyla çeşitli karmaşıklık derecesine sahip sayısal devrelerin yazılım modelini oluşturmakta, devrenin işlevselliğini doğrulamakta ve ardından devreyi otomatik olarak optimize ederek fiziksel teknoloji domenine aktarılacak ağ-listesini (netlist) hazırlayabilmektedir. Dersin amacı, lisans-üstü eğitim düzeyindeki öğrencilerin sayısal devre tasarımı ile ilgili bu değişim sürecini takip edebilecek bilgi ve beceriyi kazanması ve, bu sahadaki bilimsel çalışma platformlarına katılım sağlayacak dinamizme ulaşmalarını sağlamaktır.

Sayısal tasarım yöntemlerine giriş; ileri kombinasyonel devre tasarım Yönergeleri; ileri ardışıl lojik devre tasarım yönergeleri; Verilog programlama: anahtar kelimeler, veri türleri, operatörler ve biçimsel sözdizimi; Verilog ile RTL (Register Transfer Level) karmaşık devre tasarımı; kombinasyonal ve ardışıl lojik devrelerin davranışsal modellerle tasarımı; sonlu durum makineleri; sayısal işlemciler için algoritma ve mimari geliştirme; aritmetik işlemciler için mimari geliştirme; simülasyon kavramları ve PLD tabanlı tasarımlar; RTL ile uygulamaya özel entegre devre (ASIC) sentezi; statik zamanlama analizi; ASIC tasarımının kısıtları; düşük güç harcamalı devre tasarımı; tek çip üzerinde sistem (SOC) tasarımı.