Ders Adı | Kodu | Yarıyıl | T+U Saat | AKTS | |
FPGA Uygulamaları | BM418 | 8 | 3 + 1 | 5,0 |
Birim Bölüm | BİLGİSAYAR MÜHENDİSLİĞİ |
Derece Seviye | Lisans - Seçmeli - Türkçe |
Dersin Verilişi | Yüzyüze veya uzaktan |
EBS Koordinatörü | |
Ders Veren | Dr. Öğr. Üyesi Süleyman UZUN |
Amaç |
Alanda programlanabilir kapı dizileri (FPGA) tasarımı ve yüksek hızlı tümleşik devreler için donanım tanımlama dili (VHDL) ile ilgili kapsamlı bilgi sağlamak, FPGA tasarımı adımlarını ve programlama ortamlarını tanıtmak ve tasarım uygulamaları gerçekleştirmek. |
Ders İçeriği |
FPGA: özellikleri, gelişimi, kullanım alanları, yapısı, tasarım teknikleri. VHDL: tasarım metodolojileri, genel kuralları, tanımlayıcılar, tasarım bölümleri, veri yapıları. Standart tasarım yöntemleri. Sonlu durum makinesi, durum tanımları. Simülasyon çeşitleri, araçları, test ortamı, Quartus II ve ISE programlarının tanıtılması, G/Ç dosya paketleri, gecikmeler, FPGA programlama ve uygulamalar |
Ders Kaynakları |
Her Yönüyle FPGA ve VHDL, Engin Sarıtaş, Sedat Karataş, 2013.
FPGA'lar için Tasarım Tarifeleri: Verilog ve VHDL Peter R.Wilson'u Kullanma, 2007 |
Açıldığı Öğretim Yılı | 2012 - 2013 2014 - 2015 2015 - 2016 2016 - 2017 2017 - 2018 2018 - 2019 2019 - 2020 |
Yarıyıl İçi Çalışmalar | Katkı Yüzdesi (%) |
Ödev 1 | 40 |
Toplam | 40 |
Yarıyıl Sonu Çalışmalar | Katkı Yüzdesi (%) |
Dönem Sonu Uygulaması | %60 |
Toplam | %60 |
Yarıyıl İçinin Başarıya Oranı | %40 |
Yarıyıl Sonu Çalışmalar | %60 |
Toplam | %100 |
Kategori | Ders İlişki Yüzdeleri (%) |
Aktarılabilir Beceri Dersleri
|
0
|
Beşeri, İletişim ve Yönetim Becerileri Dersleri
|
0
|
Destek Dersleri
|
40
|
Ek Dersler
|
0
|
Kategori
|
0
|
Mesleki Seçmeli Dersler
|
0
|
Temel Meslek Dersleri
|
30
|
Uygulama Dersleri
|
0
|
Uzmanlık / Alan Dersleri
|
30
|
Ders İş Yükü | Öğretim Metotlar / Öğretim Metodu | Süresi (Saat) | Sayısı | Toplam İş Yükü (Saat) |
Araştırma – yaşam boyu öğrenme, yazma, okuma, Bilişim, eleştirel düşünme, soru geliştirme, yönetsel beceriler, takım çalışması | Grup Çalışması | 1 | 8 | 8 |
Gözlem/durumları işleme, Bilişim, yönetsel beceriler, takım çalışması | Laboratuar | 1 | 4 | 4 |
Dinleme ve anlamlandırma | Ders | 4 | 14 | 56 |
Dinleme ve anlamlandırma, gözlem/durumları işleme | Gösterim | 1 | 2 | 2 |
Araştırma – yaşam boyu öğrenme, yazma, okuma, Bilişim, Dinleme ve anlamlandırma, yönetsel beceriler | Seminer | 4 | 2 | 8 |
Dönem Sonu Uygulaması | Dönem Sonu Uygulaması | 24 | 1 | 24 |
Uygulama 1 | Uygulama 1 | 3 | 4 | 12 |
Uygulama 2 | Uygulama 2 | 3 | 4 | 12 |
Toplam İş Yükü (Saat) | 126 | |||
AKTS = Toplam İş Yükü (Saat) / 25.5 (s) | 4,94 | |||
AKTS |
Hafta | Konu | Öğretim Metodu |
---|---|---|
1 | FPGA ozellikleri, yapısı, gelişimi | |
2 | Programlanabilir lojik aygıtlar, alan programlanabilir kapı dizileri | |
3 | FPGA tasarım teknikleri, tasarım kısıtları | |
4 | VHDL dilinin özellikleri, anahtar sözcükleri, Genel VHDL kuralları, tasarım bölümleri | |
5 | Veri nesneleri, türleri, alt türler, operatörler, Eş zamanlı ifadeler, sıralı ifadeler, alt programlar | |
6 | Simülasyon çeşitleri, araçları, test ortamları. | |
7 | Sayısal tasarım | |
8 | Sentezleme | |
9 | Tasarım benzetimi | |
10 | Tasarım doğrulama | |
11 | Tasarımı entegre üzerine yükleme | |
12 | FPGA uygulamaları | |
13 | Sayısal devrelerin FPGA üzerinde uygulama örneklerinin gerçekleştirilmesi | |
13 | Sayısal devrelerin FPGA üzerinde uygulama örneklerinin gerçekleştirilmesi |
Ders Öğrenme Çıktısı | Ölçme Değerlendirme | Öğretim Metodu | Öğrenme Faaliyeti |
Öğrenciler kombinasyonel ve ardışıl devrelerin VHDL bazında tasarlama becerisi kazanır | |||
Öğrenciler, karmaşık sayısal devrelerin tasarımını sistematik biçimde gerçekleştirmeyi öğrenir | |||
Öğrenciler, PLD ve FPGA mimari yapıları hakkında bilgi birikimi kazanır. | |||
Öğrenciler lojik devre yapıları hakkındaki bilgisini günceller. | |||
Öğrenciler, FPGA üzerinde HDL kullanarak sayısal devre tasarlama becerisi kazanır. |
DERS ÖĞRENME ÇIKTISI |
PÇ 1 | PÇ 2 | PÇ 3 | PÇ 4 | PÇ 5 | PÇ 6 | PÇ 7 | PÇ 8 | PÇ 9 | PÇ 10 |
---|---|---|---|---|---|---|---|---|---|---|
Öğrenciler kombinasyonel ve ardışıl devrelerin VHDL bazında tasarlama becerisi kazanır | - | - | - | - | - | - | - | - | - | - |
Öğrenciler, karmaşık sayısal devrelerin tasarımını sistematik biçimde gerçekleştirmeyi öğrenir | - | - | - | - | - | - | - | - | - | - |
Öğrenciler, PLD ve FPGA mimari yapıları hakkında bilgi birikimi kazanır. | - | - | - | - | - | - | - | - | - | - |
Öğrenciler lojik devre yapıları hakkındaki bilgisini günceller. | - | - | - | - | - | - | - | - | - | - |
Öğrenciler, FPGA üzerinde HDL kullanarak sayısal devre tasarlama becerisi kazanır. | - | - | - | - | - | - | - | - | - | - |